第1篇 信號設(shè)計工程師崗位職責(zé)

工作職責(zé):

1)根據(jù)指標(biāo)要求制定模塊的specification;

2)負(fù)責(zé)模擬和混合信號ic電路的設(shè)計和仿真;

3)負(fù)責(zé)指導(dǎo)版圖工程師完成電路的版圖設(shè)計;

4)制定芯片的測試計劃,并在流片后配合芯片測試;

5)負(fù)責(zé)芯片設(shè)計過程中相關(guān)設(shè)計文檔的寫作。

能力要求:

1)碩士以上學(xué)歷,電子工程學(xué)或微電子學(xué)專業(yè)畢業(yè),三年以上相關(guān)工作經(jīng)驗者優(yōu)先;

2)熟悉adc(sar/pipeline/ds-adc)的設(shè)計和仿真;

3)熟悉cmos工藝模擬集成電路設(shè)計、流片和測試流程;

4)熟悉linux系統(tǒng)以及cadence spectre, matlab, verilog-a等設(shè)計軟件和語言的使用;

5)掌握數(shù)字信號處理相關(guān)知識。

第2篇 信號設(shè)計崗位職責(zé)

工作職責(zé):

1)根據(jù)指標(biāo)要求制定模塊的specification;

2)負(fù)責(zé)模擬和混合信號ic電路的設(shè)計和仿真;

3)負(fù)責(zé)指導(dǎo)版圖工程師完成電路的版圖設(shè)計;

4)制定芯片的測試計劃,并在流片后配合芯片測試;

5)負(fù)責(zé)芯片設(shè)計過程中相關(guān)設(shè)計文檔的寫作。

能力要求:

1)碩士以上學(xué)歷,電子工程學(xué)或微電子學(xué)專業(yè)畢業(yè),三年以上相關(guān)工作經(jīng)驗者優(yōu)先;

2)熟悉adc(sar/pipeline/ds-adc)的設(shè)計和仿真;

3)熟悉cmos工藝模擬集成電路設(shè)計、流片和測試流程;

4)熟悉linux系統(tǒng)以及cadence spectre, matlab, verilog-a等設(shè)計軟件和語言的使用;

5)掌握數(shù)字信號處理相關(guān)知識。