第1篇 集成電路版圖設(shè)計工程師崗位職責(zé)

負(fù)責(zé)進(jìn)行版圖布局規(guī)劃。

與設(shè)計工程師進(jìn)行有效溝通,協(xié)助其查找問題,并提出合理化建議。

進(jìn)行驗證工作。

要求:

1.本科學(xué)歷,電子、微電子等相關(guān)專業(yè);

2.2年以上相關(guān)工作經(jīng)驗;

3.了解和熟悉混合信號芯片版圖設(shè)計流程,熟練掌握calibre lvs/drc;

4.熟悉cmos工藝生產(chǎn)流程,有floorplanning經(jīng)驗;

5.熟練使用cadence布局布線工具,了解高頻、低噪聲、高對稱性等條件下的版圖設(shè)計;

6.熟悉latch-up、esd、天線效應(yīng)在版圖設(shè)計中的解決方案;

7.有多次全定制ic產(chǎn)品tape-out經(jīng)驗優(yōu)先;

第2篇 模擬集成電路版圖設(shè)計工程師崗位職責(zé)

崗位職責(zé):

1. 根據(jù)電路設(shè)計, 對芯片的版圖,封裝等進(jìn)行布局, 規(guī)劃;

2. 負(fù)責(zé)完成相關(guān)電路的版圖實現(xiàn);

3. 合理應(yīng)用晶圓廠的制程,有效提升整體電路性能;

4. 配合版圖設(shè)計工程師完成電路版圖設(shè)計;

能力要求:

1. 精通運(yùn)算放大器, 比較器, 鎖相環(huán), 模擬數(shù)字轉(zhuǎn)換器,電荷泵等模塊的版圖設(shè)計;

2. 精通esd 設(shè)計原則

3. 精通各種封裝技術(shù)者優(yōu)先

4. 熟悉半導(dǎo)體工藝流程,熟悉代工廠pdk等設(shè)計文件;

5. 有5年以上ic設(shè)計經(jīng)驗,熟練ic設(shè)計流程和eda工具;

6. 微電子、電子工程等相關(guān)專業(yè)本科或以上學(xué)歷;